副教授

汕头大学电子工程系

智能制造技术教育部重点实验室

电子邮箱： lylai at stu dot edu dot cn

个人简介：

赖李洋，博士，副教授，本科毕业于北京大学，在中科院微电子所获硕士学位，后前往美国求学，在University of Illinois at Urbana-Champaign获博士学位，主要从事芯片可测试性设计和电子设计自动化（EDA）的研究。博士毕业后在世界三大芯片EDA公司之一的Mentor Graphics工作十余年，拥有完整的可测试性设计从前端到后端，以及良率分析的业界经验。作为核心研发成员，参与实现的 ATPG、故障诊断、逻辑内嵌自测试和 iJTAG 等芯片EDA工具软件曾获2013年DesignCon（行业顶级会议） IC Design Tools Award、2011年TSMC 28nm and 3D IC reference flow和2009年Test & Measurement World  （行业权威杂志）Test-of-Time Award等多个奖项；主持设计的多项可测试性设计解决方案已广泛应用于 英特尔、博通、和高通等国际知名公司的芯片设计中。同时，在领域内顶刊 TCAD、TVLSI 和顶会 ITC、VTS 等发表过多篇学术论文，曾获 2006 ITC 最佳论文奖（CCF B类国际会议，芯片测试领域顶会）。

在国外学习和工作十余年后归国后回到高校，致力于培养更多可测试性设计领域的优秀后备人才。主持国家自然科学基金重大研究计划项目1项，广东省自然科学基金面上项目1项，华为海思和Mentor Graphics（现西门子）的合作研究项目5项，入选2015年广东省“扬帆计划”引进紧缺拔尖人才。

担任STDF Memory Faillog标准委员会委员， CCF容错计算专委和集成电路设计专委委员。

主讲全英专业基础课程《Digital Circuit》和《Introduction to Computer System and Microcontroller》，认真教学，采用经典原版教材，与海外知名高校的知识点讲授和课程实践同步，多年以来一直是电子系学生评价最高的几门课程。指导学生参与竞赛，获得2023年OpenDACS 开源EDA 与芯片赛一等奖、2024年中国机器人及人工智能大赛全国总决赛三等奖、2022年广东省大学生电子设计竞赛二等奖等奖励。

研究方向

· 电子设计自动化（EDA工业软件），芯片可测试性设计，容错计算等

主持项目

· 国家自然科学基金重大研究计划项目“集成芯片的可测试性设计方法”，编号：92473203，在研，主持（2025.01-2028.12）

· 广东省自然科学基金面上项目“异质计算架构下的并行静态学习算法研究”，编号：2022A1515011084，已结题，主持（ 2022.01-2024.12）

· 中科院计算所体系结构国家重点实验室开放课题“基于GPU的通用计算在测试理论中的应用研究”，编号：CARCH201912，已结题，主持（2020.01-2021.12）

· 广东省“扬帆计划”引进紧缺拔尖人才项目，编号：140-14600602，已结题，主持（2016.05-2019.05）

· 深圳市海思半导体有限公司合作项目，编号：140-21222003，已结题，主持（2021.12-2022.12）

· 华为技术有限公司合作项目，编号：140-21220018，已结题，主持（2020.06-2021.12）

· Mentor Graphics （现西门子）Research Grant，编号：140-212350，已结题，主持（2018.01-2019.01）

· Mentor Graphics （现西门子）Research Grant，编号：140-212312，已结题，主持（2016.12-2017.12）

· Mentor Graphics （现西门子）Research Grant，编号：140-212284，已结题，主持（2015.12-2016.12）

讲授课程

· Digital Circuit, Introduction to Computer System and Microcontroller

出版专著

· 李华伟，郑武东，温晓青，赖李洋，叶靖，李晓维 著，《数字集成电路测试——理论、方法与实践》，ISBN：9787302662037，2024年6月1日，清华大学出版社

近几年发表论文

· X. Lin, L. Lai（赖李洋） and H. Li, "Parallel Static Learning Toward Heterogeneous Computing Architectures," in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 43, no. 3, pp. 983-993, March 2024. (SCI/CCF-A)

· J. Hu, G. Dai, L Wang, L. Lai（赖李洋）, Y. Huang, H. Yang, and Y. Wang "Adaptive Multidimensional Parallel Fault Simulation Framework on Heterogeneous System," in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 42, no. 6, pp. 1951-1964, June 2023. (SCI/CCF-A)

· L. Lai（赖李洋）, K. -H. Tsai and H. Li, "GPGPU-Based ATPG System: Myth or Reality?" in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 39, no. 1, pp. 239-247, Jan. 2020. (SCI/CCF-A)

· L. Lai（赖李洋）, Z. Lin and Q. Wang, "Sideway Scan, Solving the Achilles’ Heel of Scan-based Diagnosis," 2024 IEEE International Test Conference in Asia (ITC-Asia), Changsha, China, 2024, pp. 1-6, (EI/CCF-C)

· H. Liang, X. Lin, L. Lai（赖李洋）, N. Wang, Y. Huang, F. Yang and Y. Yang, "GPU-Based Concurrent Static Learning," 2023 IEEE International Test Conference (ITC), Anaheim, CA, USA, 2023, pp. 159-165. (EI/CCF-B)

· X. Lin, L. Lai（赖李洋） and H. Li, "Scalable Parallel Static Learning," 2021 IEEE International Test Conference in Asia (ITC-Asia), Shanghai, China, 2021, pp. 1-6 (EI/CCF-C)

· L. Lai（赖李洋）, Q. Zhang, H. Tsai and W. -T. Cheng, "GPU-based Hybrid Parallel Logic Simulation for Scan Patterns," 2020 IEEE International Test Conference in Asia (ITC-Asia), Taipei, Taiwan, 2020, pp. 118-123. (EI/CCF-C)

· 赖李洋，郑锫骏，梁海成，李华伟，“路径规划算法的高层综合设计研究”，电子与信息学报，第46卷，第11期，2024年11月，页码4132-4140。（EI期刊）

· 赖李洋，杨玉鑫，李华伟，林晓泽， “面向功能向量的并行逻辑模拟”,，计算机辅助设计与图形学学报，第 35卷，第5期 ，2023 年5月，页码803-810。（EI期刊）

· 赖李洋，李华伟，“芯片可测性设计的源起、现状、应用及影响”，中国计算机学会通讯，第15卷，第5期，2019年5月，页码55-60

授权专利

· 赖李洋，王奇涛，林泽凡，黄嘉敏，林玩婷，游佳欣，郑锫骏，基于特殊扫描链架构特征的边路扫描电路及芯片，2024109132419

· 赖李洋，林晓泽，梁华潇，梁海成，一种基于数据并行的数字电路静态学习方法及系统， 202111063013X

· 赖李洋，林晓泽，梁华潇，梁海成，一种内存受限下的数字电路并行静态学习方法及系统，2021110644471

· L. Lai（赖李洋）, Wu-Tung Cheng, Thomas Hans Rinderknecht, "Built-In Self Test of Integrated Circuits Using Selectable Weighting of Test," Grant date 11/23/2010, Patent number 7,840,865

· Ruifeng Guo, L. Lai（赖李洋）, Yu Huang, Wu-Tung Cheng, "Detection And Diagnosis Of Scan Cell Internal Defects," 2/23/2009, Grant date 07/21/2015, Patent number 9,086,459

· Yu Huang, Wu-Tung Cheng, Ruifeng Guo, L. Lai（赖李洋）, "Diagnosis Aware Scan Chain Stitching," 11/29/2012, Grant date 04/21/2015, Patent number 9,015,543

· Yu Huang, Wu-Tung Cheng, Ting-Pu Tai, L. Lai（赖李洋）, Ruifeng Guo, "Compound Hold-Time Fault Diagnosis," filed February 15, 2012, Grant date 10/14/2014, Patent number 8,862,956

· Yu Huang, Wu-Tung Cheng, Ruifeng Guo, Manish Sharma, L. Lai（赖李洋）, "Two-Dimensional Scan Architecture for Test Chips," Grant date 12/29/2015, patent number 9,222,978

· Wu-Tung Cheng, Ruifeng Guo, Yu Huang, L. Lai（赖李洋）, Etienne Racine, Martin Kein, Ronald Press, Jing Ye, Yu Hu, "Test Access Architecture for Stacked Memory and Logic Dies", 9/18/2013, 14/030,011,

· Wu-tung Cheng, Ruifeng Guo, Yu Huang, L. Lai（赖李洋）, Jing Ye, Yu Hu, "Test architecture for characterizing interconnects in stacked designs", Grant date 6/10/2016, patent number 9,335,376